英特尔公布XBM专利技术 目标瞄准HBM4

### 英特尔推出新型XBM内存技术：或将成为HBM4的高带宽替代方案

英特尔近日公布了一项关于新型XBM内存的专利创新，该技术被视为高带宽内存（HBM4）的替代品，有望显著提升数据传输速率。众所周知，过去几年HBM一直是AI加速器的标准配置。但最新市场趋势显示，部分厂商已转而采用低功耗LPDDR方案，以应对供应短缺、成本及功耗等多重挑战。

尽管LPDDR在能效和容量方面更具优势，但其带宽限制仍是发展瓶颈。对此，高通此前提出名为HBC（High Bandwidth Compute）的创新架构，通过将计算单元与高速内存带宽整合的3D堆叠芯片方案，实现了比传统HBM更快、更高效且更具扩展性的处理能力。HBC堆栈以2D有机基板连接系统芯片（SoC），在堆栈底层部署近内存加速单元，并利用硅通孔（TSV）技术在上层集成LPDDR DRAM芯片组。

在这一技术演进背景下，英特尔于今年初宣布联合力积电（PSMC）及软银旗下SAIMEMORY公司，共同开发代号为"Z-Angle Memory（ZAM）"的新型存储解决方案，不过该项目尚未进入商业化阶段。此次提出的XBM技术，被认为是英特尔在HBM级别内存领域的重要战略布局，预计将在2030年前后实现商业化量产。

根据专利文件披露，XBM采用创新的后端晶体管设计结构，其架构包含封装基板、可选基础芯片及堆叠存储芯片三部分核心组件。每个存储芯片均采用1T1C（单晶体管配单电容）DRAM单元设计，其中晶体管移至BEOL（后端金属互连层），此举不仅提升了晶圆面积利用率与TSV密度，相比传统前端晶体管DRAM方案更能带来显著的带宽提升。

特别值得关注的是，XBM将采用跨批次内存（Cross-Batch Memory）技术方案，通过32 GT/s速率的UCIe高速接口模块实现数据交互，成本效益相较HBM4更具竞争力。单个XBM芯片容量范围设定在0.5GB-5GB之间，整体封装尺寸保持与HBM4一致。该技术还支持包括芯片倒装（MoP）在内的多种封装选择，为小型化设备提供更高带宽与更大容量配置的灵活部署方案。

从技术定位、性能指标与商用规划时间线综合研判，业界普遍推测XBM与英特尔此前披露的ZAM存储技术存在深度关联性。这项创新标志着半导体巨头在高性能内存领域的战略升级，或将重塑下一代AI加速器的技术架构格局。