英特尔或带来Intel 14A2工艺 进一步提升晶体管密度

在2024年2月21日举行的IFS Direct Connect活动上，英特尔公布了更新后的工艺路线图，分享了其Intel 18A制程之后的未来计划。此次更新新增了Intel 14A制程技术及数个专业节点的演进版本。

面对台积电（TSMC）和三星在1.4nm（相当于14A级别）制程节点上的积极开发，英特尔据Wccftech报道正在考虑完善其路线图以保持竞争力。其中一项举措便是在原有Intel 14A基础之上规划推出改良版的Intel 14A（第二代），或称为Intel 14A2。

Intel 18A作为英特尔首个支持PowerVia背部供电技术和名为RibbonFET的环绕栅极（GAA）晶体管架构的制程节点，凭借这两项突破性技术获得了显著的性能、功耗和面积（PPA）优势。PowerVia是英特尔独有的业界首款背面电能传输网络（PDN），通过将供电网络移至晶圆背面来消除正面供电布线的需求，从而优化了信号传输性能。其最大优势是利用300mm晶圆制造工艺简化了供电网络位置。

紧随其后的Intel 14A制程也将沿用背面供电设计，采用名为“PowerDirect”的方案。同时，其GAA晶体管架构将升级至“RibbonFET 2”。得益于这些改进，Intel 14A有望在相同功耗下实现15%至20%的性能提升，或在同等性能下带来25%至35%的功耗降低，此外，晶体管密度也将提升高达30%。

而针对进一步演化的Intel 14A2，英特尔计划将最低金属互连层（M0）的间距从Intel 14A的28nm缩小至21nm，从而进一步提升晶体管密度。然而，随着特征尺寸的缩小和所需电流密度的增加，原有专为背面供电设计的nTSV结构可能难以完全满足新的供电需求。

因此，英特尔计划在保持背面供电作为主供电网络的同时，重新利用部分前部金属布线资源。这些前部布线将承担起辅助供电以及部分时钟信号传输的任务。这一创新的“双面供电”设计旨在有效缓解紧张的供电压力。

虽然这种方案无疑会增加布线的复杂性，但英特尔预期这种设计能够在更先进的制程节点上达成晶体管密度、供电能力和制造可行性三者之间的更佳平衡。